泰芯AH模组硬件设计指南

泰芯AH模组硬件设计指南

修订记录

1 概述

TX-AH模组是一款高集成度的工作在Sub1G频段的802.11AH模组，专为安防监控、物联网 (IOT)、智能家居等各种应用而设计。TX-AH模组搭载由珠海泰芯半导体全知识产权自研的SOC TXW830x。本模组支持二次开发，无需使用其他微控制器或处理器，集成丰富的通信接口便于客户的方案开发，包括RMII，SDIO，USB，SPI，UART等。TX-AH模组支持 IEEE 802.11ah 协议，包括一个功能完备的 Wi-Fi 子系统，集成了 Wi-Fi MAC、 Wi-Fi 射频和基带、天线开关、功率放大器、低噪声放大器部件等，提供了完整的 Wi-Fi 解决方案。关于TX-AH模组更多说明和订购信息请参考《泰芯802.11ah TX-AH-Rx00P系列模组技术规格书》。

2 原理图设计

TX-AH模组集成了时钟晶振、802.11ah SOC、天线开关、功率放大器，声表面滤波器等器件，高集成度可以使得应用方案的硬件设计更加简单便捷。为了保证TX-AH模组的工作性能，此文档将详细介绍TX-AH模组方案应用设计时的硬件设计规范以及注意事项。

TX-AH模组应用方案硬件部件介绍：

• 电源
• NorFlash
• 复位电路
• 射频和天线
  • PI网络
  • 双天线
• 接口
  • SDIO
  • GMAC
  • USB
  • UART
  • SPI
• 低功耗
  • STA低功耗
  • AP低功耗

3.3 电源

2.1.1 系统主电源（VCC0/VCC1/VCC2）

TX-AH模组的PIN7（VCC0）是模组的系统电源输入管脚, PIN4/5（VCC2）和PIN6（VCC1）是模组的射频系统电源输入管脚。VCC0/VCC1/VCC2供电电压是3.1~3.3V，默认建议用3.3V供电。AH模组的电源的额定电流为600mA@3.3V（发射功率@20dbm）。用DCDC供电时为了保证RF的Rx性能，在Rx状态下3.3V的电源纹波需要小于30mV。图2-1是以TX-AH-R900P为例的电源连接示意图。请注意当TX-AH模组工作在 TX 时，瞬间抽电会加大，有可能引起电源的轨道塌陷，所以建议在电源走线上至少有一个 10 µF 电容，该电容可与 0.1 µF 、100pF电容搭配使用。在Tx状态下，要确保电源不低于3.0V。另外，在靠近PIN6管脚还可以考虑用磁珠抑制高频谐波,即VCC1上需要串一个磁珠。如图2-1所示。

图 2-1 TX-AH模组电源连接

图2-2（a）是描述低功耗场景下VCC1和VCC2怎么产生。在对sleep功耗要求比较高的场景（要求低功耗电流<250uA），可以在sleep时将VCC1/VCC2关断,此时需要将RF13 NC，并且用IOA30控制VCC1/VCC2的开关。

图2-2（a） 低功耗电路中的电源连接

如果不太考虑低功耗的场景，VCC0/VCC1/VCC2在一般情况下可以简化考虑连在一起，此时建议在靠近PIN6、PIN7管脚用磁珠抑制高频谐波,即VCC1和VCC0上都需要串一个磁珠，如图2-2（b）所示。

图 2-2（b）非低功耗电路中的电源连接

2.1.2 SVCC电源

TX-AH模组的PIN21是管理IO电压IOA6~IOA11的电源输入管脚，SVCC的电压支持1.8V到3.3V输入。具体的输入电压取决于主控SDIO工作电平。如果主控SDIO的工作电平是3.3V，那么SVCC就需要输入3.3V；如果主控SDIO的工作电平是1.8V，SVCC则需要固定输入1.8V。如果IOA6~IOA11复用为其他的功能pin，一般情况下，SVCC建议跟VCC0共电源即可，并且在靠近SVCC管脚加一个10uF的电容,如图2-3所示。

图 2-3 SVCC连接示意图

2.1.3 1.3V电源（VDD13A/VDD13D）

PIN34、PIN35是AH模组的1.3V模拟和数字的电源输入管脚：VDD13A和VDD13D，电压范围建议在1.3~1.35v。

在低功耗的方案时，需要外接一个支持低功耗的1.3V DCDC，降低整机功耗。该DCDC的选型主要考量三个参数：首先DCDC的静态功耗要尽可能低（<20uA)保证休眠功耗不会明显变大；另外一个需要保证在约40ma@1.3V时DCDC就可以处于完全的PWM模式，而不能进入PFM或PSM状态，否则会导致正常模式的Tx/Rx性能不好。

VDD13A和VDD13D建议预留串磁珠，以抑制电源纹波。纹波建议保证30mv以内。

图 2-4 1.3V电源连接示意图

非低功耗设计，可以不用接1.3v input，保持PIN34/35浮空即可。

STA低功耗和AP低功耗，都需要图2-4的电路。

2.1.4 上电时序

如果外部有1.3V给模组供电时，请注意1.3V后于3.3V上电，即在3.3V上电完成后再给1.3V上电。

AH模组需要注意主控和TX-AH模组有通信接口连接的情况，请务必确认通信接口主控端的上电电平处于何种状况。

假如接口上电电平为高时，而TX-AH模组尚未供电，通信接口将会漏电给TX-AH模组，导致TX-AH模组上电启动时出现异常。请避免出现这种情况，确保TX-AH模组和主控同时上电。

2.2 NorFlash

模组没有内置SPI NorFlash。

在网桥方案和STA低功耗方案需要外置NorFlash。SPINor的容量不小于8Mbit。

网桥方案是单模组方案，所以要通过外置NorFlash启动。

STA低功耗方案由于要实现快速唤醒，所以要选择外挂NorFlash启动，否则唤醒时通过接口下载固件会比较慢。

其他方案可以考虑不外置NorFlash，而通过接口下载固件到模组。如果觉得接口下载固件慢，也可以选择外置NorFlash。

外置NorFlash的参考电路请见图2-5。用户在选用SPI FLASH的时候请务必先咨询原厂是否支持该FLASH型号 。

图 2-5 NorFlash电路

2.3 复位

TX-AH模组的PIN14（MCLR）为复位管脚。内部弱上拉，复位低电平有效。为防止外界干扰引起重启，建议MCLR的走线尽量短，并在 MCLR 管脚处增加一个 RC 电路（MCLR在STA低功耗电路也可以用来做唤醒AH模组，所以请注意电容的值）。

图 2-6 复位电路

• 1. 射频

2.4.1 射频π网络

TX-AH模组的PIN2是模组射频管脚，设计时需要保证预留一个π型的匹配电路，优先使用CLC结构。TX-AH模组的射频电路如图2-7所示。默认将C2/C3 NC，将L2焊0R。

图 2-7 RF PI电路

注意：匹配网络的元件参数需要根据实际天线和PCB走线进行测试确定。

2.4.2 双天线参考

AH模组支持通过检测天线的信号，实时切换到信号更好的天线。这个天线切换功能，对于一些移动或方向变动的设备，具有实用价值。通过IO控制外接的天线选择开关来切换天线，如图2-8所示。注意，FMAC工程用默认用IOA31，WNB工程默认用IOB1（SDK1.6的WNB版本用了IOA31，建议找FAE确认）。

注意，双天线只支持在STA设备上使用，在AP设备无法支持使用。

图2-8 双天线控制电路

• 1. 接口

3.5.2 SDIO

TX-AH模组需要和主控进行SDIO通信的时候，建议参考《TX-AH模组规格书》的管脚定义进行原理图设计。为了保证SDIO的通信正常，保证驱动能力，CMD/DATA0~3应当有一个10K的上拉电阻（CLK不需要上拉）。此外CLK/CMD/DATA0~3还需在信号线间串一个22R电阻靠近主控端来抑制高次谐波EMI；CLK要预留一个RC滤波电路，要靠近主控放置。

SDIO的CLK的EMI有可能影响RF性能，所以建议设定合适的CLK频率使之倍频不在RF工作频段范围内，例如设置成30Mhz/39Mhz/45Mhz/50Mhz，则倍频不会落在902M~928M以及863~868M内。如果调不了CLK频率，其倍频不得不落在RF工作频段，那就只能减小驱动能力以降低EMI了。

需要小心SVCC的输入电平，建议SVCC接主控的电源，而不是跟模组的VCC相连。如果SDIO3.0主控希望用1.8V电平，就默认固定用1.8V电平，而不要走3.3V切1.8V的流程。

IOA12/13是调试打印口。

参考原理图设计如图2-9所示。

图 2-9（a） SDIO接口信号连接

图 2-9（b）SDIO接口信号连接

2.5.2 以太网RMII

TX-AH模组需要用到RMII通信的时候，建议参考《TX-AH模组规格书》的管脚定义进行原理图设计。TX-AH模组的连线请参考图2-10，SVCC的输入电平根据所选用的以太网PHY而定，一般是3.3V。特别说明，CLK要预留一个RC滤波电路，要靠近主控放置。

IOA12/13是调试打印口。

用户在选用以太网PHY的时候请务必先咨询我司是否支持该以太网PHY，目前支持的PHY型号有：IP101GR，RT8201，其他以太网PHY是否支持请联系我司FAE。

图 2-10 （a）RMII接口信号连接

图 2-10（b）RMII接口信号连接

3.5.1 USB

TX-AH模组需要用到USB通信的时候，建议参考《TX-AH模组规格书》的管脚定义，IOA12、IOA13分别为USB的DM、DP,建议USB连线上预留串联电阻和对地电容。IOA10/11是打印调试口。如果有需要外露的接口，需要预留TVS保护管的位置。TX-AH模组的连线请参考图2-11所示。

图 2-11 USB接口信号连接

3.5.4 UART

使用UART接口进行传输的时候，UART0做为数据传输接口，UART1做为调试打印接口。SVCC需要供电，与模块的电源连在一起即可。如图2-12所示。

请注意，为了防止串口漏电，TX/RX需要串1K的电阻。

图 2-12（a） UART接口信号

图 2-12（b） UART接口信号

2.5.5 SPI

TX-AH模组最多支持两组SPI接口，目前SPI0的功能主要适用于Boot，请参考图2-5。倘若用不需要支持快速启动，用户也可以使用SDIO BOOT或者 USB BOOT方式。

如果系统需要用到SPI作为通信接口的时候，PIN15~20的另外一组SPI1可以作为通信接口和其他的系统进行数据通信、交互。注意SVCC建议从主控取电。

IOA12/13是调试打印口。

图 2-13 SPI接口信号

• 1. 低功耗

2.6.1 STA低功耗

STA低功耗电源需要外部接1.3v DC-DC给模组的1.3v电源PIN34/35供电，参考2.1.3小节。

按照PIN4/5/6/7共用一路电源的接法，STA的保活电流在240uA左右。如果希望获得更低的保活电流，可以将PIN4/5/6和PIN7分开供电，休眠时将PIN4/5/6断电，此时sleep功耗可以比不分电多省40uA（请参考图2-2的VCC1/VCC2参考电路），分电的STA保活电流大约在200uA左右。请根据方案规格需求决定是否需要对VCC1/VCC2分开供电。

STA低功耗用图2-13实现MCU唤醒AH模块。在AH模组进入deep sleep之后，如果AH模组要被MCU唤醒，MCLR要收到一个约500us的负脉冲信号。加三极管控制MLCR电路的原因是防止主控的IO输出电平不定态。

图2-13 MCU唤醒AH电路

如果主控不能很好控制拉500uS唤醒时间的脉冲，拉的时间有可能更长会导致模块产生复位；那么可以考虑用其他IO做唤醒，可以通过主控配置驱动接口来修改唤醒IO。

TXW8301只支持设置一个硬件唤醒Pin。默认唤醒Pin是MCLR（只支持下降沿唤醒，并且对唤醒脉宽有比较严格要求），不方便支持多唤醒源；如果要支持多唤醒源，可以设置硬件唤醒Pin为其他IO（其他IO只支持上升沿唤醒，但对脉宽没要求）；注意，使用IOBx Pin来做休眠唤醒，会使得休眠功耗大20uA左右。

对于需要实时唤醒源，例如按键等可以直接接到硬件唤醒Pin上，实现唤醒功能。

如有两个或多个唤醒源（按键/PIR/USB插入等），可以通过将唤醒源“或”在一起接入硬件唤醒Pin，并且配置另外的检测Pin，分别接到按键之外的其他唤醒源，在唤醒后通过查询这些检测Pin来区分唤醒源。

STA低功耗用图2-14实现AH模块唤醒主控。AH模组在收到网络包唤醒指令后，迅速恢复正常工作状态，IOB0将会输出一个2ms的脉冲信号给到MCU，然后通过MCU把主控系统唤醒。由于IOB这一组IO在进入deep sleep状态后是处于不定态，需要下拉保证IOB0在deep sleep的时候状态为低，具体的参考原理图如图2-12所示。

图2-14 AH唤醒主控电路

STA低功耗的方案需要快速启动，建议采用SPI nor-flash boot的方式加载固件。

2.6.2 AP低功耗

由于AP低功耗的sleep电流最低可以到5mA级别（接口关掉）或者10mA级别（接口不关），所以AP低功耗电源电路上，模组的PIN4/5/6/7都固定接3.3V常供电即可，不需要给VCC1/VCC2分电了。但是需要外部接1.3v DC-DC给模组的1.3v电源PIN34/35供电，参考2.1.3小节。

AP低功耗5mA情况下时，接口不保持工作，MCU不能通过接口唤醒AH模块，所以需要用图2-13的唤醒电路。

AP低功耗10mA情况下时，接口会保持工作，MCU可以通过接口唤醒AH模块，所以不需要用图2-13的唤醒电路。

AH模块唤醒主控，建议预留IOB0唤醒主控。

• 1. ADKEY

IOA12可以复用为ADKEY，可以用于采电池电量。这时可以将调试串口的Tx/Rx切到IOA31/IOA13。

3 PCB设计

3.1 PCB设计要点

建议使用四层板设计，即：

第一层为顶层，主要用于走信号线和摆件。

第二层为地层，不走信号线，保证一个完整的地平面。

第三层为电源层，在保证射频信号下方完整地平面的情况下，可适度走信号线。

第四层为底层，不建议摆件，将电源走在该层。

3.2 模组在底板上的位置摆放

模组在底板上的放置，射频走线应该注意尽量远离板载DCDC、其他主控的晶振、时钟（SDCLK、RMII_50M_CLK），以及高速数字信号线(如HDMI、DDR、MIPI等)。

3.3 电源

推荐优先采用四层板设计，电源走线尽量走在第四层（底层），主干电源走线的线宽建议至少 25 mil，换层处请至少保证 2 个过孔,为了保证射频性能，要求电源纹波峰峰值必须 <30 mV。

电源走线进入模组前至少需添加一个 10 µF 电容，该电容与 0.1 µF 电容搭配使用。而后电源走线可在此分支，进行星形走线，减少不同电源管脚之间的耦合。所有的去耦电容请靠近对应电源管脚放置，去耦电容的接地管脚请就近打地孔，保证较短的返回路径。

模组下方的地焊盘，请注意需要至少打 9 个地孔连接到地平面。模组背面芯片下方添加散热焊盘 EPAD，建议对 EPAD 进行田字型处理，如图3-1所示，间隙处盖油墨。而地孔则打在间隙处，这样可以有效地改善模组 EPAD 焊接至底板时的漏锡问题。

图 3-1 模组PCB封装

3.4 射频

射频走线须做 50 Ω 单端阻抗控制，参考平面为第二层。射频走线上需预留一个PI型匹配电路，且PI型匹配电路需尽可能地靠近天线端放置。

射频走线长度须尽量短，并注意周围密集地孔屏蔽，地过孔的间距为1-2mm。

射频走线线宽请注意保持一致，不可有分支走线。

射频走线在表层，不能跨层走线，不能有过孔，且尽量使用 135°角走线或是圆弧走线。射频走线须保证相邻层完整地平面，射频走线下方尽可能不要有任何走线。射频走线附近不能有高频信号线。射频上的天线必须远离所有传输高频信号的器件，比如晶振、DDR、以及其他一些高频时钟等。另外， USB 端口、 USB 转串口信号的芯片、以太网、UART 信号线（包括走线、过孔、测试点、插针引脚等）都必须尽可能地远离天线。需要对UART 信号线做包地处理，周围加地孔屏蔽。

射频走线在做 50 Ω 单端阻抗控制时，可参考图3-2所示的 PCB 叠层结构设计。可使用 SI9000 进行走线的仿真计算。

图 3-2 PCB参数

下面基于SI9000仿真，给出几种板层下的50R匹配走线，由于50R匹配跟PCB板厂工艺相关，以下仅供参考：

（1）0.6mm板厚，2L，走线20.5mil，铺地间距6mil。

（2）0.8mm板厚，2L，走线22.5mil，铺地间距6mil。

（3）1.0mm板厚，2L，走线25mil，铺地间距6mil。

（4）1.6mm板厚，4L，参考第2层，走线12.5mil，铺铜间距12mil。

3.5 接口

3.5.1 USB

USB 线上的串联电阻需尽可能地靠近模组放置。预留TVS保护管，TVS管靠近外露接口放置。USB_DM、USB_DP的走线需尽量短，差分走线，要求差分阻抗控制为90Ω，注意而且全路径尽量用地线包裹，周围加地孔屏蔽。如果需要用排线连接的时候，请注意对USB线的屏蔽，强烈建议用带屏蔽效果的排线进行连接。

3.5.2 SDIO

SDIO线上的串联22R电阻需尽可能地靠近主控芯片端放置。SDIO的走线需尽量短，SD_CLK走线注意而且全路径尽量用地线包裹，周围加地孔屏蔽。

3.5.3 RMII

RMII走线需要尽量的短，50M时钟线要预留RC滤波电路，靠近以太网PHY放置，以太网的时钟晶振尽量远离模组的射频走线放置，避免时钟信号或者高速数字信号的高次谐波对模组射频性能造成不良影响。

3.5.4 UART

UART线上的串联电阻1KΩ需尽可能地靠近模组放置,UART_TX、UART_RX在走线需尽量短，而且全路径尽量用地线包裹，周围加地孔屏蔽。

4 板级EMI的测量方法

由于板级的高速信号，电源纹波等容易被天线收到形成对射频的干扰，在电路调试性能的时候需要评估EMI的大小是否足够影响射频的工作。

用“at+acs_start=1”可以看到所有信道的背景噪声（bg or BGR），此时建议切成2M的bss_bw来进行评估，用“at+bss_bw=2”来设置。用“at+chan_list=?”查询当前的工作频段，并且设置成相隔2M的一系列信道来覆盖要用的工作频段。例如at+chan_list=9080,9160,9240，bss_bw=8M，意味着工作带宽是904~928M，那么用2M的信道来覆盖应该设置为：at+chan_list=9030,9050,9070，…，9270。Bss_bw和chan_list都设置好后，既可输入“at+acs_start=1”，返回结果如下所示：

图4-1 acs_start返回结果

如果信道的bg_avg<-96db，可以认为EMI没有对射频造成明显干扰；如果bg_avg在-96~-90之间，性能已经不太好，但是还可以勉强接受，最好能整改；如果bg_avg>-90db,那可以认为EMI明显干扰到射频，建议整改。

当然，测量时应该注意避免是由于外界其他干扰导致的BGR变差而非板级的EMI导致。可以用屏蔽箱的环境进行测试，如果没有屏蔽箱，可以找相对封闭的房间进行测试。测试时天线摆放应该尽量接近方案实际天线摆放位置。

5 射频干扰音频的改善方法

5.1 布局建议

音频电路易受到干扰，布局时应该远离射频部分。如下图所示。

图5-1 音频和射频的布局参考

5.2 电路优化参考

一个很常规很通用的PA电路，在一般情况下，是OK的。

图5-2 常规的PA电路

当遇上AH的TX时候，PA会被TX干扰出现哒哒的底噪，频率是TX的开关频率，整改方向可以从以下几点入手：

1. 供电部分：AH TX时候，有可能引起电源抖动，因此，在原理图上，PAVDD预留了两条供电通路L3/L4，可选VCC33或者VBAT，中间可串联磁珠或者1--2R的小电阻，做RC滤波。这里面的组合有4种方案，择优录用。当然供电还可以独立LDO供电，但基于成本考虑，方案上一般不采用。
2. PA输出电路，预留到地滤波电容C5/C6，为了减小因为喇叭引线吸收的空中辐射干扰，当然，引线糅合成双绞线形式，也利于抗干扰。
3. PA输入电路，预留带通滤波电路，如下图，R3/C8低通加C7/R4高通，组合成带通滤波器，在小信号模型下，C4/R1也是一个高通滤波器，滤波器可以衰减一部分干扰噪声。
4. PA电路的地回路处理：PA电路的地，滤波电路的地，在layout上，模拟地单独用磁珠L5接入主电源，与AH的数字地分开。在电池方案中，从天线的辐射机理来分析，把天线看做理想偶极子天线，pcb板的地平面，相当于是偶极子天线的参考平面，所以整个地平面都在抖动，这个时候，模拟地单独用磁珠接入电源地，能够降低因地平面抖动引入的干扰。

图5-3 优化后的PA电路